pcb网络表转换器(Omninet for Windows)6.0.7 绿色免费版

网络表是设计电路板过程中所需的非常重要的文件，它是连接电气原理图和PCB板的桥梁，本站为您提供的pcb网络表转换器(Omninet for Windows)是一个通用网络表转换工具，能实现绝大部分PCB网表的互转。

pcb网络表转换器(Omninet for Windows)怎么用

pcb网络表转换器(Omninet for Windows)使用方法

1．打开PCB图， 选择菜单File－Report，文件类型选PowerPCB V3.0 Format Netlist ，将文件另存为Pwrdemoa.ASC。 
    2．启动程序Omninet for Windows，输入文件类型(Type)选Pads-PowerPCB，Input File 1里用Browse指定网络表文件的位置。 
    输出文件类型(Type)选EDIF。Output File 1指定输出文件的文件名和路径。 
    然后点击Run(跑动的小人)。

系统弹出一个输出窗口，
                     
    点击Accept Data。完成后点击“确定”，再点击“Done”关闭输出窗口。退出Omninet for Windows。 

    3．修改EDIF网表文件，非常麻烦且容易出错的部分。下面是网络表的一部分； 
    (edif (rename C_COLON_BSLTEMP_BSLPWRDEMOA_DOTEDF "C:\TEMP\PWRDEMOA.EDF") 
    (edifVersion 2 0 0) 
    (edifLevel 0) 
    (keywordMap (keywordLevel 0)) 
    (library MAIN_LIB 
    (edifLevel 0) 
    (technology 
    (numberDefinition 
    (scale 1 (e 1 -6)(unit distance))) 
    ) 
    (cell &6167 (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    ) 
    ) 
    )

(cell &6167 (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    (port &1 ) 
    (port &2 ) 
    (port &3 ) 
    (port &4 ) 
    (port &5 ) 
    (port &6 ) 
    (port &7 ) 
    (port &10 ) 
    (port &13 ) 
    (port &14 ) 
    (port &15 ) 
    (port &16 ) 
    (port &17 ) 
    (port &18 ) 
    (port &19 ) 
    (port &20 ) 
    ) 
    ) 
    ) 
    (cell &68HC68R2 (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    (port &1 ) 
    (port &2 ) 
    (port &3 ) 
    (port &4 ) 
    (port &5 ) 
    (port &6 ) 
    (port &7 ) 
    (port &8 ) 
    ) 
    ) 
    ) 
    (cell &68HC68R2 (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    ) 
    ) 
    )

(cell (rename NE555_MINUSSO "NE555-SO") (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    ) 
    ) 
    ) 
    (cell (rename R1_FSL4W "R1/4W") (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    ) 
    ) 
    ) 
    (cell (rename R1_FSL4W "R1/4W") (cellType generic) 
    (view NetlistView (viewType netlist) 
    (interface 
    (port &1 ) 
    (port &2 ) 
    ) 
    ) 
    ) 
    检查一下有(cell…..标记的行，特别要注意红色字体部分，其Interface部分为空，在这个cell标记的前面或后面又有一个cell行，其Interface部分包含有 
    (port &1) 
    (port & 2) 
    . 
    . 
    . 
    等内容。就是说每种器件出现了两个cell定义。 
    现在要做的就是将无port内容的cell标记删除(上述EDIF文件中红色字体部分)。PCB板中有多少种Part Type，就需要删除多少Cell标记，还要注意不要把有port内容的那些行删掉了。多删了或者少删了都会造成网络不完整，从而丢失信息。 
    将修改后的EDIF文件存盘。

    4 .启动E-Studio软件，打开第3步保存的EDIF文件。
                    

    5．右键点击PWRDEMOA.EDF文件，选择Generate Schamatics： 

系统弹出窗口。

点击确定。 

    6．选择菜单File－Save As，输出格式选ORCAD 9.10。

点击Save保存。弹出窗口中点击“确定”结束。 
    生成的原理图已经可以在ORCAD中打开了。图纸显得特别长。如果PCB比较复杂，可能会出现原理图太大，以致软件都没法处理的情况。下图只是原理图的一部分。

7．在ORCAD中打开生成的原理图，启动PCBNavigator，打开ITC连接PowerPCB。选择菜单PCB->Compare Netlist with PCB，生成的报告文件如下： 
    *PADS-ECO-V3.0-MILS* 
    *REMARK* old file: D:\padspwr\Files\ecogtmp0.asc 
    *REMARK* new file: C:\TEMP\pwrdemoa.asc 
    *REMARK* created by ECOGEN (Version 6.0g) on 2004-10-8 21:39:40 
    PART DIFFERENCES 
    ---------------- 
    OLD DESIGN NEW DESIGN 
    Ref-des Part-type:Decal Ref-des Part-type:Decal 
    P2 CON\60P\100\ED P2 ED 
    J1 CON\RIB14HL J1 RIB14HL 
    R1 R1/4W R1 4W 
    R10 R1/4W R10 4W 
    R11 R1/4W R11 4W 
    R12 R1/4W R12 4W 
    R14 R1/4W R14 4W 
    R16 R1/4W R16 4W 
    R2 R1/4W R2 4W 
    R5 R1/4W R5 4W 
    R6 R1/4W R6 4W 
    R7 R1/4W R7 4W 
    R8 R1/4W R8 4W 
    R9 R1/4W R9 4W 
    NET DIFFERENCES 
    ---------------- 
    OLD DESIGN                                        NEW DESIGN  
    SWAPPED GATE DIFFERENCES 
    ------------------------ 
    OLD DESIGN                                        NEW DESIGN  
    SWAPPED PIN DIFFERENCES 
    ------------------------ 
    OLD DESIGN                                        NEW DESIGN  
    UNMATCHED NET PINS IN OLD DESIGN 
    --------------------------------  
    UNMATCHED NET PINS IN NEW DESIGN 
    -------------------------------- 
    ATTRIBUTE DIFFERENCES 
    --------------------- 
    Attribute Level  [ OLD DESIGN Parent -> NEW DESIGN Parent ]  
    Attribute Name           Old Value                New Value